-
Lauterbach und Kernkonzept präsentieren branchenführende Hypervisor-Lösung für Arm Cortex-R82AE
Lauterbach und Kernkonzept haben als erste Hersteller eine Hypervisor-Lösung für die Arm® Cortex®-R82AE-CPU entwickelt, welche Entwicklern von Software Defined Vehicle (SDV)-Architekturen Einblick in den gesamten SDV-Software-Stack gibt und es ihnen ermöglicht, mit der Softwareentwicklung zu beginnen, bevor entsprechende System-on-a-Chip (SoCs) in Silizium verfügbar sind. Die gemeinsame Lösung besteht aus dem hochmodernen und bewährten L4Re Hypervisor von Kernkonzept, der auf Arm Fixed Virtual Platforms (FVPs) läuft, und den TRACE32® Debug- und Trace-Tools von Lauterbach, die eine Analyse des gesamten Software-Stacks der SDV-Architektur ermöglichen, inklusive des L4Re Hypervisors selbst und aller virtuellen Maschinen (VMs), einschließlich heterogener Betriebssysteme und Anwendungen, die innerhalb der VMs laufen. Der 64-Bit Arm Cortex-R82AE-Prozessor bietet eine hohe Single-Thread-Leistung…
-
Lauterbach and Kernkonzept present Leading Edge Hypervisor Solution for Arm Cortex-R82AE
Lauterbach and Kernkonzept were the first to develop a hypervisor solution for the Arm® Cortex®-R82AE CPU that gives developers of Software Defined Vehicle (SDV) architectures insight into the full SDV software stack and enables them to start software development before corresponding System-on-a-Chip (SoCs) are available in silicon. The joint solution consists of Kernkonzept’s state-of-the-art and proven L4Re Hypervisor running on Arm Fixed Virtual Platforms (FVPs) and Lauterbach’s TRACE32® debug and trace tools, which enable analysis of the entire SDV architecture software stack, including the L4Re Hypervisor itself and all virtual machines (VMs), including heterogeneous operating systems and applications running inside the VMs. The 64-bit Arm Cortex-R82AE processor provides high single-thread…
-
Lauterbach und Kernkonzept ermöglichen Entwicklung von virtualisierten RISC-V Systemen
Als erster Anbieter in der Branche ermöglichen Lauterbach und Kernkonzept den Architekten von virtualisierten Softwaresystemen, mit der Entwicklung und dem Test auf zukünftigen RISC-V-Plattformen zu beginnen, noch bevor entsprechende System-on-a-Chip (SoCs) in Silizium verfügbar sind. Um Workloads gemischter Kritikalität mit unterschiedlichen Sicherheitsstufen auf einem Hochleistungsprozessor auszuführen, ist eine starke Isolation unter Einbeziehung der jeweiligen Betriebssysteme unerlässlich. Um dies zu erreichen, können Entwickler die zugrunde liegende Hardware mit Hilfe eines Hypervisors virtualisieren, wobei Arbeitslasten mit unterschiedlichen Sicherheitsstufen in isolierten virtuellen Maschinen (VMs) ausgeführt werden. Eine Software-Architektur für Software-Defined-Vehicles (SDV) beispielsweise kombiniert erstmals Cloud-Technologien mit Automotive-Anforderungen an funktionale Sicherheit und Echtzeit, so dass Virtualisierung unverzichtbar ist. Führende Halbleiteranbieter in der automobilen Wertschöpfungskette…
-
Lauterbach and Kernkonzept Enable Development of Virtualized RISC-V Systems
To execute mixed-critical workloads with different security levels on a high-performance processor, strong isolation including the respective operating systems is essential. To achieve this, developers can virtualize the underlying hardware with the help of a hypervisor, whereby workloads with different safety levels are executed in isolated Virtual Machines (VMs) A software architecture for Software Defined Vehicles (SDV) for example combines cloud technologies with automotive functional safety and real-time requirements for the first time, with the consequence that virtualization is indispensable. Leading semiconductor suppliers in the automotive value chain have already committed to RISC-V, however, corresponding SoCs, which will enable virtualization on RISC-V CPUs, are still under development. To give developers…
-
Lauterbach kündigt Debug- und Trace-Unterstützung für Synopsys ARC-V Processor IP an
Lauterbach erweitert seine branchenführenden TRACE32® Debug- und Trace-Tools um Unterstützung für Synopsys‘ RISC-V-Befehlssatz-basierte ARC-V™ Prozessor-IP. Diese Unterstützung umfasst vollständiges Debugging und Tracing der ARC-V Prozessor-IP, einschließlich derer auf herstellerspezifischen Hardware-Implementierungen, Unterstützung für virtuelle Targets und TRACE32® Instruction Set Simulators (ISS). Die branchenführenden TRACE32® Debug- und Trace-Tools von Lauterbach werden um die Unterstützung der gesamten Palette der ARC-V-Prozessoren von Synopsys erweitert, einschließlich der leistungsstarken 64-Bit RPX-, 32-Bit RHX-Echtzeit- und der 32-Bit RMX-Serie mit extrem niedrigem Energieverbrauch. Die Entwicklungsteams von Synopsys und Lauterbach arbeiten eng zusammen, um die TRACE32-Unterstützung für ARC-V-IP zu implementieren. Halbleiterhersteller, die ARC-V-Cores auf ihren Chips implementieren, sowie deren Kunden, die erstklassige Embedded-Anwendungen entwickeln, können sich darauf verlassen, dass…
-
Lauterbach Announces Debug and Trace Support for Synopsys ARC-V Processor IP
Lauterbach extends their industry leading TRACE32® debug and trace tools to include support for Synopsys’ RISC-V instruction set based ARC-V™ processor IP. This support includes full debug and trace of the ARC-V processor IP, including those on vendor-specific hardware implementations, support for virtual targets and TRACE32® Instruction Set Simulators (ISS). Lauterbach’s industry-leading TRACE32® debug and trace tools will be extended to include support for the full range of Synopsys ARC-V processors, including the high-performance 64-bit RPX, real-time 32-bit RHX, and ultra-low power 32-bit RMX series. Synopsys and Lauterbach engineering teams are working closely together to implement TRACE32 support for ARC-V IP. As a result, semiconductor suppliers who implement ARC-V cores…
-
Lauterbach Supports Renesas’ 32-bit-RISC-V Microcontrollers
Lauterbach’s TRACE32® development tools now support Renesas’ first 32-bit RISC-V® general-purpose Microcontroller group for cost-sensitive and low-power embedded applications. TRACE32® tools support includes debugging of the RISC-V processor core as well as read and write access to the chip’s internal flash memory. The new R9A02G021 microcontroller (MCU) features a power-efficient and high-performance Renesas RISC-V 32-bit core. Renesas added several extensions that are very important for deeply embedded systems. The multiplication and bit-manipulation extensions and the integrated hardware divider speed up operations, while the additional compressed instructions further reduce code size, speed up execution and save power. Lauterbach’s TRACE32® development tools provide hardware-accelerated debugging of the RISC-V core and read/write access…
-
Lauterbach unterstützt 32-Bit-RISC-V-Mikrocontroller von Renesas
Die TRACE32®-Entwicklungswerkzeuge von Lauterbach unterstützen jetzt die erste 32-Bit-RISC-V®-Allzweck-Mikrocontrollerfamilie von Renesas für kostensensitive und energiesparende Embedded-Anwendungen. Die TRACE32®-Tools unterstützen das Debugging des RISC-V-Prozessorkerns sowie den Lese- und Schreibzugriff auf den internen Flash-Speicher des Chips. Der neue Mikrocontroller (MCU) R9A02G021 verfügt über einen energieeffizienten und leistungsstarken Renesas RISC-V 32-Bit-Kern. Renesas hat mehrere Erweiterungen hinzugefügt, die für embedded-Systeme sehr wichtig sind. Die Erweiterungen für Multiplikation und Bitmanipulation sowie der integrierte Hardware-Teiler beschleunigen die Operationen, während die zusätzlichen komprimierten Befehle die Codegröße weiter reduzieren, die Ausführung beschleunigen und Energie sparen. Die TRACE32®-Entwicklungswerkzeuge von Lauterbach bieten hardwarebeschleunigtes Debugging des RISC-V-Kerns und Lese-/Schreibzugriff auf den internen Flash-Speicher des Chips. Embedded-Entwickler benötigen daher keine zusätzliche Flash-Programmierhardware.…
-
Lauterbach Announces TRACE32 Debug and Trace Support for Latest Synopsys ASIP Designer Tool
Lauterbach’s TRACE32® tools now offer interoperability with the latest Synopsys ASIP Designer™ tool for designing application-specific instruction-set processors (ASIPs) and programmable accelerators. TRACE32 support includes debugging the ASIP cores on a hardware implementation or in the Synopsys instruction-set simulator. Lauterbach extends support for its industry-leading TRACE32® debug and trace tools to application-specific instruction-set processors created with the V-2024.06 release of Synopsys’ ASIP Designer tool. Synopsys‘ ASIP Designer tool accelerates the design of application-specific instruction-set processors (ASIPs) and programmable accelerators. ASIP Designer’s language-based approach automatically generates synthesizable RTL and software development kits (SDKs) from a single architectural specification, significantly reducing processor design and verification efforts. ASIPs are used in a wide…
-
Lauterbach kündigt TRACE32 Debug- und Trace-Unterstützung für das neueste Synopsys ASIP Designer Tool an
Die TRACE32®-Entwicklungstools von Lauterbach bieten jetzt Interoperabilität mit dem neuesten Synopsys ASIP Designer™-Tool für den Entwurf anwendungsspezifischer Befehlssatzprozessoren (ASIPs) und programmierbarer Beschleuniger. Die TRACE32-Unterstützung umfasst das Debugging der ASIP-Cores auf einer Hardware-Implementierung oder im Synopsys-Simulator für Befehlssätze. Lauterbach erweitert die Unterstützung für seine branchenführenden TRACE32® Debug- und Trace-Tools auf anwendungsspezifische Befehlssatzprozessoren, die mit der Version V-2024.06 des ASIP-Designer-Tools von Synopsys erstellt wurden. Das ASIP-Designer-Tool von Synopsys beschleunigt das Design von anwendungsspezifischen Befehlssatzprozessoren (ASIPs) und programmierbaren Beschleunigern. Der sprachbasierte Ansatz des ASIP Designers generiert automatisch synthetisierbare RTL- und Software Development Kits (SDKs) aus einer einzigen Architekturspezifikation, was den Aufwand für das Prozessordesign und die Verifikation erheblich reduziert. ASIPs werden in einer…
